• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本發明係有關於一種振盪裝置，其藉由一驅動模組用以產生一第一驅動電壓與一第二驅動電壓；以及一振盪模組耦接驅動模組，並具有一第一對稱性負載電路、一第二對稱性負載電路與一偏壓電路，第一對稱性負載電路與第二對稱性負載依據第一驅動電壓產生一偏壓，偏壓電路依據第二驅動電壓產生一偏壓電流，振盪模組依據第一驅動電壓與偏壓電流產生一振盪訊號，其中該偏壓電流與該偏壓成一比例。如此，本發明藉由驅動模組所產生第二驅動電壓使偏壓電流與振盪模組之偏壓成比例，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。
    公开号:TW201320603A
    申请号:TW100140259
    申请日:2011-11-04
    公开日:2013-05-16
    发明作者:Zhi-De Hong；Zheng-Zhong Ye
    申请人:Sitronix Technology Corp；
    IPC主号:H03B5-00
    专利说明:
    振盪裝置
        本發明係有關於一種振盪裝置，其係尤指一種具有製程補償與溫度補償的振盪裝置。
    　 按，振盪器所輸出的時脈頻率在數位電路裡扮演著極重要的角色。而各個系統對於時脈的頻率的要求不同，若是需要極穩定且精準的頻率，通常會使用石英振盪器來當做參考時脈的參考來源。因為石英振盪器的頻率誤差極小，且溫度對於其振盪頻率的影響也非常小。然而，使用石英振盪器會增加整個系統的成本。若能夠在晶片內部，實現一個夠精準的振盪器(可校正到一定的精準度)，且其振盪頻率對溫度的漂移夠小，則可取代石英振盪器，除了可減少石英振盪器的成本之外，還可以縮小電路板的大小，使產品能夠做的更小。對於需要頻率極精確的高階產品來說，可能還是需要石英振盪器的精準度，但對於頻率品質要求相較之下沒那麼高的低價產品，精準的內建振盪器就成為了不錯的選擇。　 一般具有對溫度與製程補償的振盪器會有可對溫度與製程變異補償的電路，如第一圖所述，其為習知技術之製程與溫度補償之電路的電路圖。其電路會隨著製程與溫度的飄移而提供適當的驅動電壓VCTRL至後續的偏壓電路，偏壓電路會依據驅動電壓VCTRL而產生一第一驅動訊號VBP與一第二驅動訊號VBN至振盪電路，讓振盪電路在製程與溫度的飄移下，可以得到適當的偏壓點，並振盪出固定的頻率。在振盪電路方面，需使用3級或以上的延遲緩衝器(Delay Buffer)串接來實現，如第二圖所示，係為習知技術之延遲緩衝器的電路圖。習知技術之延遲緩衝器(Delay Buffer)包含一電流源10’一第一電晶體20’、一第一對稱性負載電路30’、一第二電晶體40’、一第二對稱性負載電路50’。電流源10’依據第二控制訊號VBN而產生一偏壓電流ID，第一電晶體20’耦接電流源10’，並接收第一訊號V+，第一對稱性負載30’耦接第一電晶體20’，並接收一電源VDD，第二電晶體40’耦接電流源10’，並接收一第二訊號V-，第二對稱性負載50’耦接第二電晶體40’，並接收電源VDD。其中第一對稱性負載30’包含一第三電晶體32’與一第四電晶體34’，而第二對稱性負載50’包含一第五電晶體52’與一第六電晶體54’。 第一對稱性負載30’與第二對稱性負載50’中的等效電阻(第三電晶體32’、第四電晶體34’、 第五電晶體52’與第六電晶體54’)約為　 REQ=(VDD-VBP)/ID……………(1)其中，第一控制訊號VBP會等於溫度與製程變異驅動電路所輸出的驅動電壓VCTRL，因此，可以將上述公式(1)改寫為　 REQ=(VDD-VCTRL)/ID……………(2)其中，偏壓電流ID為偏壓電路依據驅動電壓VCTRL所產生之第二控制訊號VBN所決定，其偏壓電流ID之數值約為 …(3)再者，延遲緩衝器的延遲時間(Delay time)為 …(4)其中，CO為延遲緩衝器中寄生電容的總和，若在振盪裝置中有N級的延遲緩衝器，則振盪頻率為 …(5)若要使振盪頻率f不隨製程與溫度飄移而改變，則驅動電壓VCTRL必須滿足下列條件 …(6)第一圖所示之驅動電路即依據上述驅動訊號VCTRL所設計，偏壓電流IB的大小與溫度係數會影響到振盪的頻率，電晶體MC3所產生的電壓VC1與門檻電壓有關，即可偵測P型電晶體的門檻電壓，但因電壓VC1太低，因此要藉由放大器與電阻RC2與電阻RC1來放大電壓VC1為電壓VC2，再藉由電晶體QC1去偵測溫度，並選擇適當大小的電晶體MC4與電阻RC3來產生驅動訊號VCTRL，但由於此方法的變數太多，使電路變複雜而不好控制。    因此，如何針對上述問題而提出一種新穎振盪裝置，其可產生一個準確、且不隨溫度變化而有太大飄移的振動頻率，使可解決上述之問題。
        本發明之目的之一，在於提供一種振盪裝置，其藉由一第二驅動電壓所產生之一偏壓電流與一振盪模組之一偏壓成比例，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。    本發明之目的之一，在於提供一種振盪裝置，其藉由一穩壓電路產生一穩定電壓並提供一驅動模組與一振盪模組之電源，以減少電源電壓對於振盪頻率的影響。    本發明之振盪裝置包含一驅動模組與一振盪模組。驅動模組用以產生一第一驅動電壓與一第二驅動電壓，以及振盪模組耦接驅動模組，並具有一第一對稱性負載電路、一第二對稱性負載電路與一偏壓電路，第一對稱性負載電路與第二對稱性負載依據第一驅動電壓產生一偏壓，偏壓電路依據第二驅動電壓產生一偏壓電流，振盪模組依據第一驅動電壓與偏壓電流產生一振盪訊號，其中偏壓電流與偏壓成一比例。如此，本發明係藉由驅動模組所產生之驅動訊號與振盪模組之偏壓成比例，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。    再者，本發明之振盪裝置更包含一穩壓電路。穩壓電路用以接收一電源而產生一穩壓訊號，並傳送穩壓訊號至驅動模組與振盪模組，以作為驅動模組與振盪模組之電源。如此，本發明藉由穩壓電路產生穩定電壓並提供驅動模組與振盪模組之電源，以減少電源電壓對於振盪頻率的影響。
        茲為使　貴審查委員對本發明之結構特徵及所達成之功效有更進一步之瞭解與認識，謹佐以較佳之實施例及配合詳細之說明，說明如後：    請參閱第三圖，係為本發明之振盪裝置之一實施例的方塊圖。如圖所示，本發明之振盪裝置1包含一驅動模組10與一振盪模組20。驅動模組10用以產生一第一驅動電壓VBP與一第二驅動電壓VBN，振盪模組20耦接驅動模組10，並具有一第一對稱性負載電路222、一第二對稱性負載電路224與一偏壓電路220(如第四圖所示)，第一對稱性負載電路222依據第一驅動電壓VBP產生一第一偏壓VSG1，第二對稱性負載電路224依據第一驅動電壓VBP產生一第二偏壓VSG2，偏壓電路220依據第二驅動電壓VBN產生一偏壓電流ID，振盪模組20依據第一驅動電壓VBP與偏壓電流ID產生一振盪訊號，其中偏壓電流ID與第一偏壓VSG1成一比例，此外，偏壓電流ID亦可以與第二偏壓VSG2成比例。如此，本發明藉由驅動模組10之第二驅動電壓VBN控制偏壓電路220所產生之偏壓電流ID與振盪模組20之第一偏壓VSG1成比例，如此，本發明可藉由偏壓電流ID與第一偏壓VSG1成比例，而對溫度與製程進行補償，使振盪模組20所產生之振盪訊號不受溫度於製程而影響，而可以減少對溫度與製程上的變化，所以，本發明可以使用少數的校正位元對頻率進行微調，且簡化電路複雜性，進而達到減少成本的目的。    承上所述，本發明之驅動模組10包含一驅動電路12與一轉換電路14。驅動電路12依據振盪模組20之第一對稱性負載電路222之第一偏壓VSG1，而產生一控制電流ICTRL，轉換電路14耦接驅動電路12，並轉換控制電流ICTRL為第一驅動電壓VBP與第二驅動電壓VBN，即將控制電流ICTRL轉換為電壓。    再者，偏壓電流ID是依據第二驅動電壓VBN所產生，基於上述可知，第一偏壓VSG1與偏壓電流ID成比例，加上偏壓電流ID相關於第二驅動電壓VBN，又第二驅動電壓VBN相關於控制電流ICTRL，所以，只要將驅動電路12所產生之控制電流ICTRL與第一偏壓VSG1成比例，即可使第一偏壓VSG1與偏壓電流ID成比例，而對溫度與製程進行補償，使振盪模組20所產生之振盪訊號不受溫度於製程而影響，而可以減少對溫度與製程補償上的調整，所以，本發明可以少數的校正位元對頻率進行微調，並簡化電路複雜性，進而達到減少成本的目的。    另外，本發明之振盪模組20包含一振盪單元22與一比較單元24。振盪單元22接收第一驅動電壓VBP與第二驅動電壓VBN，並依據第一驅動電壓VBP與第二驅動電壓VBN產生一振盪訊號(即一第一輸出訊號Vo+與一第二輸出訊號Vo-)，比較單元24耦接振盪單元22，並接收振盪單元22所產生之振盪訊號，並將此振盪訊號轉換為方波訊號。    請一併參閱第四圖，為本發明之振盪單元之一實施例的電路圖。如圖所示，本發明之振盪單元22包含至少一緩衝電路，該緩衝電路包含一偏壓電路220、一第一電晶體221、一第一對稱性負載電路222、一第二電晶體223與一第二對稱性負載電路224。偏壓電路220依據第二驅動電壓VBN產生一偏壓電流ID，即偏壓電路220為一電晶體，偏壓電路220接收第二驅動訊號VBN，而產生一偏壓電流ID，第一電晶體221耦接偏壓電路220，並接收第一輸入訊號VI+，第一對稱性負載電路222耦接第一電晶體221，並接收一電源VDD_OSC，且依據電源VDD_OSC與第一驅動電壓VBP產生一第一偏壓VSG1。本實施例中，第一對稱性負載電路222包含一第三電晶體2220與一第四電晶體2222。第三電晶體2220之一端耦接第一電晶體221與第三電晶體2220之閘極，而第三電晶體2220之另一端耦接電源VDD_OSC，第四電晶體2222之一端耦接第一電晶體221與第三電晶體2220，第四電晶體2222之另一端耦接電源VDD_OSC，並第四電晶體2222之閘極接收第一驅動訊號VBP，所以第四電晶體2222之源極與閘極之間產生第一偏壓VSG1。    第二電晶體223耦接偏壓電路220，並接收第二輸入訊號VI-，第二對稱性負載電路224耦接第二電晶體223，並接收電源VDD_OSC，且依據電源VDD_OSC與第一驅動電壓VBP產生第二偏壓VSG2，即第二對稱性負載電路224包含一第五電晶體2240與一第六電晶體2242。第五電晶體2240之一端耦接第二電晶體223與第五電晶體2240之閘極，而第五電晶體2240之另一端耦接電源VDD_OSC，第六電晶體2242之一端耦接第二電晶體223與第五電晶體2240，第六電晶體2242之另一端耦接電源VDD_OSC，並第六電晶體2242之閘極接收第一驅動訊號VBP，即第六電晶體2242之源極與閘極之間產生第二偏壓VSG2，其中第一偏壓VSG1等於第二偏壓VSG2。    另外，本實施例之振盪單元22並非一定侷限於上述電路結構，亦可以使用與上述完全相反型態之電晶體而形成振盪單元，即將原本第四圖所示之第一電晶體221、第二電晶體223與偏壓電路220所使用之電晶體改使用P型場效電晶體，而第三電晶體2220、第四電晶體2222、第五電晶體2240與第六電晶體2242改使用N型場效電晶體，而完成另一態樣的振盪單元，此為該技術領域中具有通常知識者依據上述內容可輕易推知，所以於此將不再加以贅述。    接上所述，本發明所使用之振盪單元22之緩衝電路為一差動延遲緩衝環形振盪器(Differential Delay Buffer with Symmetric Load Ring Oscillator)，並且本實施例之振盪單元22可串接複數級以上的差動延遲緩衝環形振盪器，即將每一級緩衝電路的差動輸出端(如第四圖所示之VO-與VO+)與下一級的緩衝電路的差動輸入端(如第四圖所示之VI-與VI+)連接，並且最後一級緩衝電路的差動輸出端連接第一級緩衝電路的差動輸入端，以形成環形振盪器。其振盪頻率為 … (7)  ……(8）  ………………(9)其中，1/(N×CO)為常數，振盪頻率f正比於ID/VSG1，所以只要將偏壓電流ID與第一偏壓VSG1成比例，即可完成溫度與製程飄移的補償，如第三圖所示，係藉由製程與溫度補償的驅動模組10中驅動電路12所產生之控制電流ICTRL，其藉由控制電流ICTRL與第一偏壓壓VSG1成比例，於本實施例中，控制電流ICTRL與第一偏壓VSG1成正比例，再經由轉換電路14將轉換控制電流ICTRL為第一驅動訊號VBP與第二驅動訊號VBN，並傳送第一驅動訊號VBP與第二驅動訊號VBN至振盪模組20之振盪單元22，即可得到與溫度、製程無關的固定頻率f。    基於上述，本發明只要設計出驅動電路12所輸出的輸出電流(即控制電流ICTRL)與第一偏壓VSG1成比例，即可得到與溫度、製程無關的固定頻率f，如此，可設計驅動電路12所輸出的輸出電流(即控制電流ICTRL)為VSG1/R，其可將振盪頻率改寫為   ……………(10)      ……(11)      ………………………(12)其中，振盪頻率f只與電阻R值與寄生電容CO有關。為了得到極為準確的振盪頻率f，即可校正電阻R值，將振盪頻率f調整到所需要的頻率。以下係提供多種可以產生輸出電流為VSG1/R的驅動電路12的電路結構。    請一併參閱第五圖，係為本發明之驅動電路之一實施例的電路圖。如圖所示，本發明之驅動電路12包含一電流源1200、一電晶體1201、一誤差放大器1202、一輸出元件1203與一電阻1204。電流源1200用以產生一電流IB。誤差放大器1202具有一第一輸入端與一第二輸入端，電晶體1201串聯於電流源1200，即電晶體1201之一端耦接電流源1200，電晶體1201之另一端耦接於接地端，誤差放大器1202之第一輸入端耦接電流源1200與電晶體1201，輸出元件1203耦接誤差放大器1202與電源VDD_OSC，即輸出元件1203之一端耦接電源VDD_OSC，而輸出元件1203之另一端耦接於誤差放大器1202之第二輸入端，並輸出元件1203之閘極耦接於誤差放大器1202之輸出端，而受控於誤差放大器1202，電阻1204串聯輸出元件1203，並耦接誤差放大器1202之第二輸入端，即電阻1204之一端耦接輸出元件1203與誤差放大器1202，而電阻1204之另一端耦接於接地端。    基於上述，輸出元件1203用以控制輸出元件1203與電阻1204之間的節點n1之電壓等於電流源1200與電晶體1201之間的節點n2之電壓。電阻1204的大小則可以決定控制電流ICTRL的大小。如此，本實施例藉由控制電阻1204的大小而使本實施例之驅動電路12所輸出之控制電流ICTRL的電流為VSG1/R，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。    續上所述，對於一般的應用，此振盪器在不校正的情況時，在各種溫度下可達到足夠的精準度。但若是需要更高的精準度時（如要取代石英振盪器），則需要對此振盪器做校正的動作。對於頻率的校正，可調整電阻1204的大小，以產生合適的控制電流ICTRL，以產生精準的振盪頻率。也可利用電流鏡（圖中未示）將送到轉換電路14的控制電流I CTRL做調整，以產生精準的振盪頻率。再者，對於振盪頻率的溫度係數的校正，可微調電流IB的大小，或是微調電晶體1201的面積大小，使振盪頻率的溫度係數趨近於零。針對在電阻1204的部分，可以選擇不同溫度係數的電阻串聯而形成電阻1204，使其電阻溫度係數趨近於零，避免影響振盪頻率的溫度係數。如此，本實施例依據上述的驅動方法即可控制振盪頻率f的大小以及振盪頻率對溫度的特性，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。    請一併參閱第六圖，係為本發明之驅動電路之另一實施例的電路圖。如圖所示，本實施例之驅動電路12包含一電阻1210、一電晶體1211、一電晶體1212、一電晶體1213與一電晶體1214。電阻1210之一端耦接電源VDD_OSC，電晶體1211之一端耦接電阻1210，並電晶體1211之閘極耦接電阻1210之另一端，電晶體1212之一端耦接電晶體1211與電阻1210，並電晶體1212之閘極耦接電晶體1211之另一端，電晶體1213之一端耦接電晶體1212，並電晶體1213之另一端耦接於接地端，電晶體1214之一端耦接電晶體1212，電晶體1214之另一端耦接於接地端，並電晶體1214之閘極耦接電晶體1213之閘極，且電晶體1214之閘極耦接電晶體1212與電晶體1213之間。如此，本實施例之驅動電路12藉由電晶體1211、1212、1213與1214而控制電阻1210產生之控制電流ICTRL為VSG1/R，即電晶體1211之閘極與源極之間產生壓降VSG等於振盪單元22之振盪電壓VSG1，使電阻1210產生之控制電流ICTRL為VSG1/R，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。    請一併參閱第七圖，係為本發明之驅動電路之另一實施例的電路圖。如圖所示，本發明之驅動電路12包含一電阻1230、一放大器1231、一電晶體1232、一電晶體1233、一電晶體1234。電阻1230之一端耦接接地端，誤差放大器1231具有一第一輸入端與一第二輸入端，第一輸入端耦接電阻1230之另一端，電晶體1232之一端耦接電阻1230，電晶體1232之另一端耦接電源VDD_OSC，並電晶體1232之閘極耦接放大器1231之輸出端，電晶體1233之一端耦接電源VDD_OSC，電晶體1233之閘極耦接誤差放大器1231之輸出端，電晶體1234之一端耦接誤差放大器1231之第二輸入端與電晶體1233，電晶體1234之另一端耦接電晶體1234之閘極與接地端。如此，本實施例藉由控制電晶體1234的壓降等於振盪單元22之第二偏壓VSG1，使電阻1230所產生之控制電流ICTRL為VSG1/R，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。    請復參閱第三圖，本發明之振盪裝置更包含一穩壓電路30。穩壓電路30用以接收一電源電壓VDD而產生穩壓訊號VDD_OSC，並傳送穩壓訊號VDD_OSC至驅動模組10與振盪模組20，以作為驅動模組10與振盪模組20的電源。如此，本發明藉由穩壓電路30產生穩定電壓並提供驅動模組10與振盪模組20之電源，以減少電源電壓對於振盪頻率的影響。    綜上所述，本發明之振盪模組藉由一驅動模組用以產生一第一驅動電壓與一第二驅動電壓；以及一振盪模組耦接驅動模組，並具有一第一對稱性負載電路、一第二對稱性負載電路與一偏壓電路，第一對稱性負載電路依據第一驅動電壓產生一偏壓，偏壓電路依據第二驅動電壓產生一偏壓電流，振盪模組依據第一驅動電壓與偏壓電流產生一振盪訊號，其中該偏壓電流與該偏壓成一比例。如此，本發明藉由驅動模組所產生之偏壓電流與振盪模組之偏壓成比例，而能夠簡單的對溫度與製程進行補償，而可使用少數的校正位元對頻率進行微調。    本發明係實為一具有新穎性、進步性及可供產業利用者，應符合我國專利法所規定之專利申請要件無疑，爰依法提出發明專利申請，祈　鈞局早日賜准專利，至感為禱。    惟以上所述者，僅為本發明之一較佳實施例而已，並非用來限定本發明實施之範圍，舉凡依本發明申請專利範圍所述之形狀、構造、特徵及精神所為之均等變化與修飾，均應包括於本發明之申請專利範圍內。 習知技術：
    10’．．．電流源
    20’．．．第一電晶體
    30’．．．第一對稱性負載
    32’．．．第三電晶體
    34’．．．第四電晶體
    40’．．．第二電晶體
    50’．．．第二對稱性負載
    52’．．．第五電晶體
    54’．．．第六電晶體 本發明：
    1．．．振盪裝置
    10．．．驅動模組
    12．．．驅動電路
    1200．．．電流源
    1201．．．電晶體
    1202．．．誤差放大器
    1203．．．控制元件
    1204．．．電阻
    1210．．．電阻
    1211．．．電晶體
    1212．．．電晶體
    1213．．．電晶體
    1214．．．電晶體
    1230．．．電阻
    1231．．．誤差放大器
    1232．．．電晶體
    1233．．．電晶體
    1234．．．電晶體
    14．．．轉換電路
    20．．．振盪模組
    22．．．振盪單元
    220．．．電流源
    221．．．第一電晶體
    222．．．第一對稱性負載電路
    223．．．第二電晶體
    224．．．第二對稱性負載電路
    2240．．．第五電晶體
    2242．．．第六電晶體
    24．．．比較單元
    30．．．穩壓電路
    第一圖為習知技術之製程與溫度驅動的電路圖；第二圖為習知技術之延遲緩衝器的電路圖：第三圖為本發明之振盪裝置之一實施例的方塊圖；第四圖為本發明之振盪單元之一實施例的電路圖；第五圖為本發明之驅動電路之一實施例的電路圖；第六圖為本發明之驅動電路之另一實施例的電路圖；以及第七圖為本發明之驅動電路之另一實施例的電路圖。
    1．．．振盪裝置
    10．．．驅動模組
    12．．．驅動電路
    14．．．轉換電路
    20．．．振盪模組
    22．．．振盪單元
    24．．．比較單元
    30．．．穩壓電路
    权利要求:
    Claims (9)
    [1] 一種振盪裝置，其包含：一驅動模組，用以產生一第一驅動電壓與一第二驅動電壓；以及一振盪模組，耦接該驅動模組，並具有一第一對稱性負載電路、一第二對稱性負載電路與一偏壓電路，該第一對稱性負載電路與該第二對稱性負載依據該第一驅動電壓產生一偏壓，該偏壓電路依據該第二驅動電壓產生一偏壓電流，該振盪模組依據該第一驅動電壓與該偏壓電流產生一振盪訊號；其中，該偏壓電流與該偏壓成一比例。
    [2] 如申請專利範圍第1項所述之振盪裝置，其中該偏壓電流正比於該第一對稱性負載電路之該偏壓。
    [3] 如申請專利範圍第1項所述之振盪裝置，其中該驅動模組包含：一驅動電路，依據該第一對稱性負載電路之該偏壓，產生一控制電流；以及一轉換電路，耦接該驅動電路，並轉換該控制電流為該第一驅動電壓與該第二驅動電壓，且傳送該第一驅動電壓與該第二驅動電壓至該振盪模組。
    [4] 如申請專利範圍第3項所述之振盪裝置，其中該驅動電路包含：一電流源，接收一電源，用以產生一電流；一電晶體，串聯該電流源；一誤差放大器，具一第一輸入端與一第二輸入端，該第一輸入端耦接該電流源與該電晶體；一輸出元件，耦接該誤差放大器與該電源，並受控於該誤差放大器；以及一電阻，串聯該控制元件，並耦接該誤差放大器之該第二輸入端。
    [5] 如申請專利範圍第3項所述之振盪裝置，其中該驅動電路包含：一電阻，其一端耦接一電源；一第一電晶體，其一端耦接該電阻，並該第一電晶體之一閘極耦接該電阻之另一端；一第二電晶體，其一端耦接該第一電晶體與該電阻，並該第二電晶體之閘極耦接該第一電晶體之另一端；一第三電晶體，其一端耦接該第二電晶體，該第三電晶體之另一端耦接該接地端；以及一第四電晶體，其一端耦接該第二電晶體，該第四電晶體之另一端耦接該接地端，並該第四電晶體之一閘極耦接該第三電晶體之一閘極，且該第四電晶體之該閘極耦接該第二電晶體與該第四電晶體之間。
    [6] 如申請專利範圍第3項所述之振盪裝置，其中該驅動電路包含：一電阻，其一端耦接一接地端；一誤差放大器，具有一第一輸入端與一第二輸入端，該第一輸入端耦接該電阻之另一端；一第一電晶體，其一端耦接該電阻，該第一電晶體之另一端耦接一電源，並該第一電晶體之一閘極耦接該誤差放大器之一輸出端；一第二電晶體，其一端耦接該電源，該第二電晶體之一閘極耦接該誤差放大器之該輸出端；以及一第三電晶體，其一端耦接該誤差放大器之該第二輸入端端與該第二電晶體，該第三電晶體之另一端耦接該第三電晶體之一閘極與該接地端。
    [7] 如申請專利範圍第1項所述之振盪裝置，其中該振盪模組包含：一振盪單元，接收該第一驅動電壓與該第二驅動電壓，並依據該第一驅動電壓與該第二驅動電壓產生一振盪訊號；以及一比較單元，接收該振盪訊號，並轉換該振盪訊號為一方波。
    [8] 如申請專利範圍第7項所述之振盪裝置，其中該振盪單元包含至少一緩衝電路，該緩衝電路包含：該偏壓電路，依據該第二驅動電壓，產生該偏壓電流；一第一電晶體，耦接該偏壓電路，並接收一第一輸入訊號；該第一對稱性負載電路，耦接該第一電晶體，並接收一電源，且依據該電源產生該偏壓；一第二電晶體，耦接該偏壓電路，並接收一第二輸入訊號；以及該第二對稱性負載電路，耦接該第二電晶體，並接收該電源，且依據該電源產生該偏壓。
    [9] 如申請專利範圍第1項所述之振盪裝置，其更包含：一穩壓電路，用以接收一電源而產生一穩壓訊號，並傳送該穩壓訊號至該驅動模組與該振盪模組，以作為該驅動模組與該振盪模組之電源。
    类似技术:
    公开号 | 公开日 | 专利标题
    US8384462B2|2013-02-26|Delay element, variable delay line, and voltage controlled oscillator, as well as display device and system comprising the same
    TWI405402B|2013-08-11|晶體振盪電路的電壓源電路
    US7391276B2|2008-06-24|Oscillation apparatus capable of compensating for fluctuation of oscillation frequency
    US20090066433A1|2009-03-12|Voltage controlled oscillator
    TWI505640B|2015-10-21|Oscillating device
    TWI452833B|2014-09-11|輸出元件、信號迴轉率的校正與控制方法以及信號振幅的控制方法
    JP2016051208A|2016-04-11|基準電流設定回路
    US9634608B2|2017-04-25|Crystal oscillation circuit and electronic timepiece
    WO2009096192A1|2009-08-06|バッファ回路及びそれを備えたイメージセンサチップ並びに撮像装置
    US7205799B2|2007-04-17|Input buffer having a stabilized operating point and an associated method
    US20080211591A1|2008-09-04|Oscillatory signal output circuit for capacitive coupling an oscillating signal with bias voltage applied
    US7847645B2|2010-12-07|Oscillation control apparatus and oscillator
    JP4183436B2|2008-11-19|表示装置
    JP4428124B2|2010-03-10|温度補償発振器
    US8610513B2|2013-12-17|Crystal oscillator
    JP2020092286A|2020-06-11|回路装置、電気光学装置及び電子機器
    JP2010268352A|2010-11-25|発振回路
    CN113965175A|2022-01-21|一种驱动电路及电子设备
    TWI689706B|2020-04-01|定位感測處理裝置
    KR102242635B1|2021-04-22|부가 기반 전류원을 이용한 링 발진기
    US20030169791A1|2003-09-11|High-speed laser driver including wave-shaping circuits
    JP2021170716A|2021-10-28|温度補償発振器
    JP2013236199A|2013-11-21|温度補償回路、回路装置、電子機器及び調整方法
    JP6031789B2|2016-11-24|回路装置、発振装置及び電子機器
    JP2012029025A|2012-02-09|集積回路装置
    同族专利:
    公开号 | 公开日
    CN102868364A|2013-01-09|
    TWI505640B|2015-10-21|
    US8810324B2|2014-08-19|
    US20130113574A1|2013-05-09|
    CN102868364B|2015-10-21|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    US5495207A|1994-08-31|1996-02-27|International Business Machines Corporation|Differential current controlled oscillator with variable load|
    US5440277A|1994-09-02|1995-08-08|International Business Machines Corporation|VCO bias circuit with low supply and temperature sensitivity|
    JP2002290212A|2001-03-27|2002-10-04|Nec Corp|電圧制御発振器|
    DE60236765D1|2002-11-29|2010-07-29|Infineon Technologies Ag|Stromgesteuerter oszillator|
    WO2005002047A1|2003-06-27|2005-01-06|Cypress Semiconductor Corp.|Phase-locked loop and delay-locked loop including differential delay cells having differential control inputs|
    KR100714270B1|2005-02-17|2007-05-02|삼성전자주식회사|반도체 메모리 장치에서의 차아지 펌핑회로|
    US7816975B2|2005-09-20|2010-10-19|Hewlett-Packard Development Company, L.P.|Circuit and method for bias voltage generation|
    TWI303928B|2005-11-09|2008-12-01|Via Tech Inc|Voltage-controlled oscillator and related method and technique|
    JP4796927B2|2005-11-28|2011-10-19|株式会社豊田中央研究所|クロック信号出力回路|
    TW200740124A|2006-04-03|2007-10-16|Realtek Semiconductor Corp|Rail-to-rail input voltage-controlled oscillating device|
    JP4871753B2|2007-02-20|2012-02-08|エルピーダメモリ株式会社|電圧制御発振回路|
    US7586380B1|2008-03-12|2009-09-08|Kawasaki Microelectronics, Inc.|Bias circuit to stabilize oscillation in ring oscillator, oscillator, and method to stabilize oscillation in ring oscillator|
    US7924102B2|2009-02-23|2011-04-12|Qualcomm Incorporated|Symmetric load delay cell oscillator|
    CN101674081B|2009-10-15|2012-04-25|凌阳科技股份有限公司|具自我校正回路稳定性与频宽的频率合成系统|
    US8089326B2|2009-10-26|2012-01-03|Himax Technologies Limited|PVT-independent current-controlled oscillator|
    US8604884B2|2011-06-30|2013-12-10|Silicon Laboratories Inc.|VCO insensitive to power supply ripple|US8970287B1|2013-08-15|2015-03-03|Silicon Laboratories Inc.|Apparatus and method of adjusting analog parameters for extended temperature operation|
    US10812056B1|2019-12-20|2020-10-20|Qualcomm Incorporated|Method of generating precise and PVT-stable time delay or frequency using CMOS circuits|
    US10819317B1|2019-12-30|2020-10-27|Melexis Technologies Sa|Feedback stabilized ring oscillator|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    TW100140259A|TWI505640B|2011-11-04|2011-11-04|Oscillating device|TW100140259A| TWI505640B|2011-11-04|2011-11-04|Oscillating device|
    CN201210327524.2A| CN102868364B|2011-11-04|2012-09-03|振荡装置|
    US13/664,679| US8810324B2|2011-11-04|2012-10-31|Oscillating device|
    [返回顶部]